晶体管

晶体管结构与材料的发展趋势及未来展望。

d锡基钙钛矿晶体管的结构示意图；

e-g超薄铪锆氧化物(HZH)混合铁电栅堆叠在漏电流抑制方面的性能优势：e集成2纳米HZH栅堆叠(萤石结构多层膜)的晶体管结构示意图；

基于VO₂的独特现象，研究人员开发了多种创新型晶体管结构。

h-j浮栅晶体管系统实现的高性能开关特性：h以MoS₂为沟道、hBN为隧穿层、控制栅精确调控电荷的浮栅结构示意图；

图13h-j展示了一种采用MoS2沟道、多层hBN隧道势垒和控制栅的浮栅晶体管系统。

为延续摩尔定律，产业界先后发展了如FinFET等三维晶体管架构、高K金属栅极技术以及三维集成等先进方案。

本节讨论了缓解BTI、解决漏电问题及实现高性能开关特性的关键方法，重点介绍了氧化物半导体晶体管、混合介电工程和浮栅晶体管架构的最新进展。

浮栅晶体管架构是这一方向的典范。

随着功耗、互连电阻和热约束成为主导性挑战，三维堆叠、高能效晶体管架构和AI驱动计算范式正成为下一代半导体器件的基础。

首尔国立大学HoWonJang等综述：跨越硅基极限，新型晶体管材料演变首尔国立大学HoWonJang等综述：跨越硅基极限，新型晶体管材料演变精选

b近40年来晶体管材料、器件结构与功能、光刻工艺及系统演进的历程；

未来进一步将Vdd降至0.7V以下，对晶体管本身的电气特性提出了更高要求：必须具备接近热力学极限(60mV/dec)的低亚阈值摆幅(S.

晶体管的持续微型化已将半导体技术推向基础缩放极限，需要寻求超越传统平面CMOS缩放的新方案。

II晶体管技术的演变

作者梳理了晶体管技术从发明、CMOS工艺成熟到遵循摩尔定律持续微缩的发展历程(图2)。

最终强调，需要通过材料、结构与系统的联合优化，才能推动晶体管技术的根本性进步。

自1947年起步以来，晶体管技术遵循摩尔定律持续微缩；

III晶体管技术的演变

二维vdW半导体因其原子级厚度、无悬挂键等本征特性，在下一代晶体管技术中展现出变革潜力。

因此，探索利用上述多领域进步的多元化解决方案，已成为推动晶体管技术未来发展的更有效路径。

面向材料创新的未来晶体管技术前景与展望。

这类具有ABX₃晶体结构的材料(图6a)，因其低温可加工性、缺陷耐受性、双极传输特性以及独特的离子-电子混合传导能力，为替代硅在先进晶体管技术中提供了新平台，尤其适用于低功耗、高密度及具有神经形态功能的晶体管。

这标志着工作电压的缩放已成为推动晶体管技术向前发展的核心挑战之一。

b先进晶体管微缩技术示意图，显示随时间推移寄生电容的降低；

基于超硅材料的晶体管微缩趋势。

尽管摩尔定律长期指导着晶体管的微缩，但近几十年来，其预测与逻辑器件缩放的实际趋势之间日益扩大的差距凸显了其局限性(图4a)。

3.2晶体管微缩的趋势

在半导体技术持续追求微缩化的进程中，硅基晶体管的尺寸已逼近物理极限，短沟道效应、漏电流等问题日益凸显。

在晶体管尺寸持续微缩逼近物理极限的背景下，业界在三维集成、架构优化(如FinFET)等方面已取得显著进展。

2010年左右出现了按摩尔预测划分实际与虚拟晶体管尺寸的缩放标准。

自2010年以来，出现了一个关键转变，区分了实际晶体管尺寸和虚拟缩放预测，这推动了一场范式变革，转向通过材料、器件功能、制造工艺和系统演进这四个关键领域的进步来解决缩放难题(图4b)。

随着半导体技术的持续进步，晶体管尺寸的不断微缩、纳米级沟道长度以及栅介质的持续减薄，使传统CMOS晶体管面临短沟道效应和直接隧穿漏电流等物理限制。

随着晶体管尺寸进入亚3纳米范畴，增强的电场、显著的量子效应以及界面缺陷加速了器件退化，使这些可靠性挑战更为严峻。

随着晶体管尺寸缩小，互连尺寸也按比例微缩至纳米级宽度。

b先进晶体管微缩技术示意图，显示随时间推移寄生电容的降低；

b晶体管长沟道与短沟道构型的能带图，突出漏致势垒降低(DIBL)和特征屏蔽长度(λ)；

例如，将聚合物绝缘体PMMA与Al2O3结合形成的混合介质系统，能更可控地调节界面电场，抑制缺陷辅助导电，从而提高晶体管稳定性和场效应迁移率，并有效降低Ig。

a-d不同偏压应力下非晶IGZO晶体管的转移特性曲线，展示氮掺杂对阈值电压漂移(ΔVth)的抑制效果；

尽管摩尔定律长期指导着晶体管的微缩，但近几十年来，其预测与逻辑器件缩放的实际趋势之间日益扩大的差距凸显了其局限性(图4a)。